- 유럽의 기술 기업 38곳이 참여한 Digital Autonomy with RISC-V in Europe(DARE) 프로젝트가 출범
- 목표: 유럽의 슈퍼컴퓨터 및 고성능 머신에 사용할 프로세서 유닛 개발
- 유럽은 이미 수년간 RISC-V 기반 슈퍼컴퓨팅에 관심을 가져왔으나 첫 엑사스케일 시스템은 Arm 아키텍처를 사용함
- 미국과의 기술 독립성 확보를 위한 시도
DARE 프로젝트 주요 내용
-
EuroHPC Joint Undertaking 지원, **Barcelona Supercomputing Center(BSC-CNS)**에서 주도
- 3개의 칩렛(chiplet) 개발 목표 설정:
-
벡터 수학 가속기: HPC 작업용, 바르셀로나의 Openchip에서 주도
-
차세대 추론 칩렛: 네덜란드의 Axelera AI에서 주도
-
범용 프로세서: 독일의 Codasip에서 주도
- 프로젝트 리더인 Osman Unsal: "유럽의 디지털 주권을 위한 복잡한 기술 개발 도전"이라고 언급
프로젝트 일정 및 자금 지원
- 첫 단계는 6년 기한, 3개 RISC-V 칩렛을 3년 내 개발 목표
- 총 2억 4천만 유로(약 3,600억 원) 규모의 자금 지원
- Axelera AI는 EuroHPC로부터 6,160만 유로(약 920억 원) 확보
Axelera AI의 역할 및 성과
- Axelera AI의 현재 칩은 주로 네트워크 엣지에서 AI 모델 구동
- 차세대 Titania 칩렛은 서버급 작업에 최적화 예정
- 주요 특징:
- 4개의 가속 코어 포함
- 각 코어는 행렬 곱셈 누산(MAC) 유닛 포함
- 프로그래머블한 RISC-V 제어 코어 포함
- 뉴럴 네트워크 활성화 함수 처리용 DSP 포함
- 내장 SRAM으로 메모리 내 처리(in-memory processing) 지원
-
200 INT8 TOPS 성능 달성 가능 (소비 전력은 15~20W)
- Titania는 프로세서 코어와 멀티다이 시스템을 통해 확장 계획
Codasip의 역할 및 목표
- 현재 32비트 임베디드 및 64비트 애플리케이션급 RISC-V 코어 보유
- DARE 프로젝트를 통해 고성능 RISC-V 프로세서 포트폴리오 확장 목표
- Openchip의 벡터 가속기에 대한 구체적인 세부 사항은 공개되지 않음
글로벌 RISC-V 동향
- 유럽 외에도 다른 국가에서 RISC-V 채택 확산 중
-
인도: 자국 기술 독립을 위한 RISC-V 채택
-
중국: Alibaba의 XuanTie C930 발표 → PC부터 자동차까지 적용 가능
- 미국에서는 중국의 RISC-V 기술 접근을 제한하려는 움직임 존재