펜티엄 프로세서의 안테나 다이오드

• 1993년 출시된 원래 Pentium의 다이에서 회로와 무관해 보이던 도핑 실리콘 사각 영역은 제조 중 긴 배선의 전하를 빼내는 안테나 다이오드였음
• CMOS의 게이트 산화막은 몇백 원자 두께에 불과해, 플라즈마 식각 중 배선에 쌓인 전하가 게이트 산화막 손상으로 이어질 수 있음
• 안테나 효과는 완성된 칩보다 제조 중간 단계에서 더 위험하며, 게이트에만 연결되고 아직 방전 경로가 없는 긴 금속 배선이 핵심 조건임
• Pentium은 배선 분할, 상위 금속층 사용, 다이오드 삽입으로 문제를 피했지만, 다이오드는 면적 비용이 있어 필요한 일부 배선에만 배치됨
• 현대 집적회로도 PDK의 안테나 규칙으로 금속 배선·폴리실리콘·비아를 검사하며, 위반하면 칩 손상과 낮은 수율로 이어질 수 있음

---

Pentium 다이에서 보인 수상한 연결

• Pentium 실리콘 다이에서 금속 배선이 작은 사각형 도핑 실리콘 영역에 연결된 구조가 발견됨
• 이 영역은 나머지 회로와 분리돼 있어 목적이 불분명했지만, 제조 중 손상을 막는 안테나 다이오드였음
• Intel은 1993년에 Pentium 프로세서를 출시했으며, 분석 대상인 원래 Pentium은 310만 개 트랜지스터를 가짐
• 다루는 모델은 Pentium 80501, 코드명 P5이며, 이후 더 빠르고 저전력인 80502(P54C)로 대체됨

CMOS 트랜지스터와 취약한 게이트 산화막

• 현대 프로세서는 NMOS와 PMOS 두 종류의 트랜지스터를 쓰는 CMOS 회로로 구성됨
• NMOS 트랜지스터는 소스와 드레인 사이의 스위치처럼 동작하고, 게이트가 이를 제어함
• 게이트는 폴리실리콘으로 만들어지며, 실리콘과 게이트 사이에는 매우 얇은 절연 산화막이 있음
• 1993년 기준 게이트 산화막 두께는 100~300 Å 수준이며, 과전압에 쉽게 손상될 만큼 얇음
• CMOS 칩이 정전기에 민감한 이유도 이 산화막의 취약성과 관련 있음

Pentium의 층 구조와 배선

• Pentium은 아래쪽의 실리콘 트랜지스터 위에 폴리실리콘 배선과 세 층의 금속 배선을 쌓은 구조임
• 폴리실리콘은 트랜지스터 게이트를 만들고 짧은 거리 배선에도 쓰임
• 세 금속층은 칩 내부의 여러 회로를 연결함
  • 아래 금속층은 실리콘·폴리실리콘과 연결돼 논리 게이트 구성을 담당함
  • 위쪽 금속층들은 더 긴 거리의 신호 배선에 쓰임
  • 한 층은 주로 수평 방향, 다른 층은 주로 수직 방향 신호에 쓰이는 식으로 배치됨
• 금속층 사이 연결은 텅스텐 비아가 담당함
• 칩 설계에서는 여러 배선층으로 신호를 통과시키면서 회로를 최대한 조밀하게 배치하는 라우팅이 중요한 과제임

플라즈마 식각과 안테나 효과

• 집적회로 제조에서는 각 금속층을 균일하게 만든 뒤, 포토리소그래피와 식각으로 원하는 배선 패턴만 남김
• 초기에는 액체 산을 쓰는 습식 식각이 사용됐지만, 마스크 가장자리 아래의 금속까지 깎이는 문제가 있어 조밀한 회로에는 불리했음
• 이후 플라즈마를 이용하는 건식 식각이 쓰이면서 수직 방향으로 더 제어된 식각이 가능해짐
• 플라즈마 식각은 플라즈마 유도 산화막 손상도 만들었고, 이를 은유적으로 안테나 효과라고 부름
• 긴 금속 배선이 플라즈마에서 전하를 모으면 큰 전압이 생길 수 있음
  • 이 전압은 게이트 산화막에 구멍을 만들 수 있음
  • 산화막 내부에 전하를 박아 트랜지스터 성능을 떨어뜨릴 수도 있음
• 손상 메커니즘은 Fowler-Nordheim 터널링으로 설명되며, 플래시 메모리의 삭제 동작에도 같은 터널링이 사용됨

어떤 배선이 위험한가

• 안테나 효과는 모든 배선에서 생기는 문제가 아니라, 제조 중 특정 조건에서만 위험해짐
• 유도 전압에 민감한 부분은 트랜지스터의 게이트임
  • 게이트 아래의 얇은 산화막이 손상될 수 있기 때문임
  • 소스나 드레인에 연결된 배선은 기판으로 전하가 빠질 수 있어 안전함
• 완성된 칩에서는 모든 게이트가 다른 트랜지스터의 소스나 드레인에 연결되므로 위험이 사라짐
• 문제는 제조 도중 금속선 한쪽이 게이트에 연결됐지만, 다른 쪽은 아직 연결되지 않은 상태에서 발생함
• 유도 전압은 금속 배선 길이에 비례하므로, 짧은 배선은 위험이 작음
• 현재 식각 중인 금속층만 위험함
  • 아래층은 층간의 두꺼운 산화막으로 절연돼 전하를 받지 않음
  • 최상위 금속층은 그 시점에는 연결이 갖춰져 있어 안전한 층으로 취급됨

안테나 문제를 피하는 방법

• 안테나 문제를 줄이는 방법은 크게 세 가지임
• 긴 배선을 짧은 조각으로 나누고, 더 높은 금속층의 점퍼로 다시 연결할 수 있음
• 긴 배선을 최상위 금속층으로 옮기면 문제가 사라질 수 있음
• 배선에 다이오드를 추가하면 전하가 기판으로 빠져나가며, 이것이 안테나 다이오드임
• 칩이 동작 중일 때 안테나 다이오드는 역바이어스 상태라 전기적 영향을 주지 않음
• 제조 중에는 문제가 생기기 전에 전하가 기판으로 흘러가도록 함

Pentium에서의 안테나 다이오드 구조

• Pentium에서 안테나 다이오드는 다이 위에서 도핑된 실리콘의 작은 사각 영역으로 보임
• 겉보기에는 well tap과 거의 같아 혼동될 수 있음
• well tap은 기판 또는 웰을 칩의 양전원에 연결하는 구조임
  • Pentium의 PMOS 트랜지스터는 N형 실리콘 웰 안에 만들어짐
  • 이 웰은 칩의 양전압으로 올려야 하므로 N+ 도핑 실리콘 사각 영역이 많이 배치됨
• 안테나 다이오드도 N+ 도핑 실리콘을 쓰지만, P형 실리콘 안에 배치돼 P-N 접합을 만들고 다이오드로 동작함
• Pentium은 모든 회로에 다이오드를 넣지 않고, 필요한 경우에만 안테나 다이오드를 추가하는 dynamic diode dropping 방식을 사용함
• 다이오드를 넣을 공간이 없을 때는 확장 배선을 통해 더 먼 위치의 다이오드에 연결한 사례도 관찰됨

Pentium에서의 사용 빈도와 남은 의문

• Pentium에서 안테나 다이오드는 전체 배선 중 작은 비율에만 쓰임
• 다이오드는 다이 면적을 추가로 차지하므로 필요한 경우에만 배치됨
• 대부분의 안테나 문제는 라우팅으로 해결된 것으로 보임
• 안테나 다이오드는 상대적으로 드물지만, 다이 관찰 중 눈에 띌 만큼은 반복적으로 나타남
• 일부 안테나 다이오드는 아래 금속층 M1에서 M2를 거쳐 긴 M3 배선에 직접 연결돼 있었음
  • 최상위 금속층 라우팅은 안테나 위반을 막는다고 알려져 있음
  • 해당 사례는 그 시점에는 소스·드레인 연결이 갖춰져 있어 다이오드가 중복처럼 보이며, 몇 가지 의문이 남음

현대 공정의 안테나 규칙

• 안테나 효과는 현대 집적회로에서도 여전히 고려해야 하는 문제임
• 파운드리는 특정 제조 공정에서 허용되는 안테나 배선 크기 규칙을 PDK(Process Design Kit) 의 일부로 제공함
• 설계 소프트웨어는 안테나 규칙 위반 여부를 검사하고, 필요하면 라우팅을 수정하거나 다이오드를 삽입함
• 금속 배선뿐 아니라 폴리실리콘과 비아도 안테나 손상을 일으킬 수 있어 이들 층에도 규칙이 있음
• 폴리실리콘 배선은 저항이 높아 보통 짧은 거리로 제한되므로 안테나 문제가 상대적으로 덜 생김
• 안테나 규칙 위반은 손상된 칩과 매우 낮은 수율을 만들 수 있어 단순한 이론 문제가 아님

[GN⁺]

Hacker News 의견들

• /r/chipdesign 서브레딧에서 Ken이 며칠 전 올렸을 때부터 이 논의를 따라가고 있었는데, 그 스레드에 출처를 표시하고 링크까지 건 것이 보기 좋았음
  Cadence와 Synopsys 소프트웨어로 수십억 개 표준 셀 블록의 칩 레이아웃을 하는 물리 설계 엔지니어인데, 우리 흐름에서는 모든 블록 입력 핀에 안테나 다이오드를 자동으로 넣음
  내부 배선은 도구들이 보통 금속층을 오가며 끊어 주는 방식으로 안테나 문제를 피할 만큼 잘 처리함
  전하 일부는 CMP 공정에서도 생기며, 현대 칩은 금속층이 약 20개이고 그 사이에 via 층도 많고 실제 트랜지스터가 있는 기본층들도 있어서 다음 층을 만들기 전에 웨이퍼를 평탄하게 만드는 것이 중요함
  https://en.wikipedia.org/wiki/Chemical-mechanical_polishing

• 글쓴이입니다. 매우 생소한 주제인 건 알지만, 누군가에게는 흥미로웠으면 합니다. 질문이 있으면 알려 주세요

  • 정말 흥미로움
    업계 밖에서는 잘 보이지 않는 이런 직교적인 부수 조건들이 모든 산업을 생각보다 훨씬 어렵게 만듦
    최근 작은 데이터 웨어하우스 프로젝트에서, 인덱스 유무 같은 쿼리의 이론적 성능뿐 아니라 야간 ETL 작업 중 디스크의 테라바이트 단위 데이터를 다시 쓰는 시간, 원천 데이터의 변경률 같은 별개의 조건까지 처음으로 신경 써야 했던 일이 떠오름
    이 글도 업계 전문가만 인식하는 비슷한 문제로, 논리적으로 연결을 배선하는 것만으로도 어려운 최적화인데 동시에 경쟁하는 물리적 최적화까지 함께 맞춰야 한다는 점이 잘 드러남
  • 읽어 보니 이건 대부분 제조상의 문제이고, 칩이 실제로 동작하기 시작하면 사라지는 것으로 보임. 맞나요? 전하 축적은 사라지고, 이후에는 안테나 다이오드가 더 필요 없다는 뜻인지 궁금함
    두 번째로, 칩이 이후에 이 다이오드를 다른 용도로 쓰는 경우가 있는지도 궁금함. 단순히 제조 보호를 제공하는 것 외에 실제 기능을 하도록 만들어지는지
    예를 들어 전하가 쌓인다면, 그 전하 축적 자체를 칩의 여러 부분 사이에서 일종의 원격 통신 방식이나 채널로 사용할 수 있는지. 다이오드가 방전하면서 어떤 형태의 통신 전달처럼 동작할 수 있는지 궁금함
    제조 중에는 안전장치로 쓰고, 제조 후에는 전하 축적 위치를 진동시키거나 의도적으로 충전하거나 다른 이유로 전하 배출구로 쓰는 식의 복수 목적이 가능한지도 궁금함
    발광 다이오드도 이름 그대로 다이오드인데, 이런 것 중 전하가 무너지며 빛을 내고 그 빛을 받아 데이터 전송에 쓰는 깜빡임 통신 같은 용도가 있는지도 궁금함
    그 밖에도 자세히 파고들지는 않겠지만, 가변 용량 다이오드처럼 라디오·TV 수신기를 동조하거나, 터널 다이오드·Gunn 다이오드·IMPATT 다이오드처럼 무선 주파수 발진을 만드는 용도도 떠오름
    요컨대 제조 안전장치 말고 다른 용도가 있는지 궁금함
  • Ken, 글들이 정말 흥미롭고 이런 글에 쏟는 노력이 존경스러움
    해마다 다이 분석이 점점 더 복잡한 칩으로 확장되는 걸 보는 게 멋졌고, Pentium은 오늘날의 현대적 칩으로 이어지는 x86 구조의 큰 전환점을 나타내서 특히 좋은 대상임
    righto 링크를 보면 지루할 틈이 없음
  • 사진들이 아주 작은 세계, 즉 CPU 칩 위의 개별 트랜지스터까지 들여다보게 해 줌
    교과서나 위키를 읽는 것과, 실리콘을 잘라 가까이에서 촬영한 걸 보는 건 전혀 다름. 매우 흥미롭고 표현도 잘된 글임
  • 좋은 글임
    “칩이 완성되면 모든 트랜지스터 게이트는 다른 트랜지스터의 소스나 드레인에 연결된다”는 문장이 꽤 흥미로움. 처음엔 틀린 것처럼 느껴졌지만 다시 생각해 보니 맞는 것 같기도 함
    “순수 입력 핀”을 떠올렸는데, 그런 핀에도 pull-up이나 pull-down “저항”이 있고 실리콘에서는 실제로 다이오드나 게이트 없는 FET 같은 형태라고 봐야 하는지 궁금함

• 칩 제조에서 말하는 “안테나”에 대한 재미있는 사실: 실제 안테나와는 아무 관련이 없음
  제조 중 긴 배선에 전하가 쌓일 수 있는데, 관련 화학물질이 중성이 아니고 노출된 배선과 상호작용하기 때문임
  그 전하는 나머지 회로를 보호하기 위해 어딘가로 빠져나가야 하며, 여기에는 무선 주파수 요소가 없음
  이후 공정 기술, 특히 28nm 이하에서는 “안테나” 효과 방지를 위한 설계 규칙이 매우 많아짐

  • 그건 틀린 것 같음. 글과 Wikipedia의 안테나 효과 문서에서는 플라즈마 식각이 안테나 효과의 원인이라고 하며, 플라즈마를 만들 때 무선 주파수를 사용함

• 31년 된 기술을 연구하면서도 그 복잡성에 놀란다는 사실이 흥미로움

  • 맞음. 가끔 모든 기계가 하룻밤 사이에 파괴됐다고 상상해 봄. 광산, 사람, 책은 그대로 있을 때, 다시 300만 트랜지스터 칩을 만들 수 있는 산업화와 과학 수준까지 도달하는 데 얼마나 걸릴까
    현재 기술 수준에 얼마나 많은 지적 노력이 들어갔는지 대부분은 거의 감을 못 잡음
  • 보통 사람들은 천 년 뒤에도 이 기술에 놀랄 것 같음

• 집적회로 구조 논의도 당연히 흥미롭지만, 이 페이지와 같은 사이트의 다른 페이지들에서 보여 주는 회로 사진을 칭찬하고 싶음
  이해를 돕는 것뿐 아니라 색감도 정말 훌륭하고 편안함

• 안테나 다이오드는 제조 중 손상을 줄이기 위한 것뿐인가, 아니면 전자기 잡음이 많은 환경에서 실행 중 영향도 있나?

  • 안테나 다이오드는 금속선 한쪽 끝만 연결되고 다른 쪽은 아직 연결되지 않은 제조 중에만 관련 있음
    반면 ESD 다이오드는 칩 사용 중 입력을 정전기 방전으로부터 보호함
  • 안테나 다이오드의 역바이어스 접합 때문에 그 배선에 아주 작은 추가 정전용량이 붙지만, 그게 전부임
    다만 타이밍을 계산할 때는 이 다이오드들도 고려됨
  • 프로세서 상태를 Van Eck phreaking으로 읽을 수 있게 하려고 넣는 줄 알았음

• 웃음이 나면서 좋은 기억이 떠오름. Pentium 시대 전과 그 기간에 Intel에서 일했는데, 이런 것들을 처리할 수 있게 EDA 도구를 고치는 데 얼마나 많은 노력을 들였는지 기억남
  180nm에서 130nm로 넘어가던 시기에 무어의 법칙 버스에 올라탔고, 65nm에서 45nm로 넘어가던 시기에 다시 내렸는데 그러길 잘했다고 생각함
  지금 EDA 도구들이 무엇을 감당해야 하는지는 상상도 안 됨

  • 그 시절 칩 개발에 관한 흥미로운 이야기가 있나요? 어떤 EDA 도구를 썼는지도 궁금함

• 오늘 지역 재활용업체에서 Pentium-75를 집어 왔는데 바로 이 글이 첫 페이지에 올라와 있어서 멋짐. 이 칩은 SX969임
  손에 쥔 칩을 보면서 Ken의 다이 사진을 찾아볼 수 있다니 정말 멋짐
  이 Pentium들이 들어 있던 세라믹 패키지도 꽤 독특해서, CPU를 책상 위에 내려놓으면 유리 조각을 내려놓는 듯한 소리가 남

  • 그 Pentium은 80502라서, 내 글의 칩과 거의 같지만 800nm 대신 600nm 공정으로 만들어졌고 트랜지스터가 20만 개 더 많음
    내부 다이를 보고 싶다면 끌로 패키지 뚜껑을 쉽게 떼어낼 수 있음

• 뚜껑을 연 칩을 자동으로 읽어서 논리를 복원하는, 일종의 OCR 같은 기술이 있나? 이런 이상한 세부 사항들을 모두 처리해야 한다면 꽤 어려울 것 같음

  • 그런 기술은 있음. 다만 무료나 오픈 버전은 아는 게 없음

• 이제 SOI 기술에서 안테나 다이오드가 왜 필요한지도 보면 좋음
  기판이 더 이상 안전한 피난처가 아니게 되면서, 제조 중 훨씬 더 많은 산화막이 큰 차동 전압에 노출될 수 있음