▲

386 프로세서의 세라믹 패키지 내부에서 CT 스캐너가 발견한 놀라운 사실들

 (righto.com)
2P by GN⁺ 3일전 | ★ favorite | 댓글 1개
  • Intel 386 프로세서는 1985년에 최초의 32비트 x86 칩으로 출시됨
  • Lumafield의 3D CT 스캔 결과, 세라믹 패키지 내부에 6개의 복잡한 배선 층과 거의 보이지 않는 측면 금속 접촉선이 숨겨져 있음
  • I/O와 논리 회로를 위한 두 개의 독립적인 전원 네트워크 구조를 적용해 칩의 안정성을 높임
  • 제조 과정에서 각 핀을 금 도금(도금) 처리하기 위해 외부와 연결된 작은 측면 와이어가 사용됨
  • 386 패키지의 복잡성은 최신 프로세서 패키지와 비교해도 의미 있는 기술적 발전으로 평가됨

386 프로세서 세라믹 패키지의 내부 구조 분석

386 프로세서 소개 및 외형

  • 1985년 Intel에서 출시한 386 프로세서는 x86 라인의 첫 32비트 칩임
  • 칩은 132개의 금도금 핀이 아래쪽에 돌출된 정사각형 세라믹 패키지에 담겨 있음
  • 외관은 단순해 보이지만, 내부에는 예상 외로 복잡한 구조가 존재함

CT 스캔을 통한 내부 구조 발견

  • Lumafield에서 진행한 3D CT 스캔을 통해 세라믹 패키지 내부에 6개의 복잡한 배선 층이 있음이 확인됨
  • 칩 공간에는 패키지 측면과 연결된 거의 보이지 않는 메탈 와이어가 감춰져 있음
  • I/O와 CPU 논리회로를 위한 별도의 전원 및 그라운드 네트워크가 내부에 구성되어 있음

세라믹 패키지와 패드, 와이어링

  • 386 패키지에는 2단(2-tier)의 금속 접점이 다이 주변에 배치되어 있음
  • 본드 와이어의 직경은 약 35μm로 머리카락보다 얇음
  • 본드 와이어를 통해 다이-패드-핀-마더보드 간의 신호와 전력이 계층적으로 연결됨
  • 내부는 세라믹 소재의 6층 인쇄회로 기판과 유사한 구조를 가짐

세라믹 제조 및 전극 구조

  • 제조는 유연한 세라믹 그린시트(점착제 혼합)로 시작하며, 비아홀 절단 및 와이어 형성을 거침
  • 여러 장을 적층하고, 고온에서 소성하여 견고한 구조로 만듦
  • 핀, 내측 접점은 금도금 처리 후 금 본드 와이어로 다이를 연결하고, 금속 캡을 납땜 처리해 완성됨
  • 테스트 및 라벨링 과정을 거친 후 출하됨

배선층(신호층/전원층)의 구조

  • 신호층: 패키지의 쉘프 패드와 핀을 금속 트레이스가 연결, 본드 와이어로 다이에 접속됨
  • 전원층: 단일 도전면(플레인)에 다수의 비아홀 및 핀 비아로 구성됨
  • 전원층과 신호층 간에는 다양한 비아 연결이 존재하여 배선의 계층적 인터페이스 형성

도금용 측면 와이어 (Electroplating Contacts)

  • 제조 과정에서 모든 핀을 음극으로 만들어 금도금 처리하기 위해, 각 핀이 개별적으로 패키지 측면까지 연장된 작은 와이어로 연결됨
  • 이 와이어는 패키지의 모서리 부분에서 가까스로 식별 가능하며, CT 스캔 덕분에 내부 연결 구조를 시각적으로 확인할 수 있음

전원 네트워크의 이중화

  • 386의 20개 핀(Vcc) 과 21개 핀(Vss) 이 각각 +5V 전원 및 그라운드에 연결됨
  • I/O와 논리 회로의 전원·그라운드를 분리해, I/O 동작 시 전압 변동이 논리 회로로 유입되는 것을 방지함
  • 마더보드에서는 같은 전원을 사용하지만, 디커플링 커패시터가 전압 스파이크를 억제해 논리 회로 안정성 확보

No Connect(NC) 핀의 용도

  • 386 패키지에는 8개의 NC(연결되지 않음) 핀이 존재함
  • 다이에는 연결 패드가 있지만, 일부는 실제로 본드 와이어가 없음
  • 이들 NC 패드는 테스트 과정에서 내부 신호에 접근하는 데 쓰일 수 있음
  • 한 NC 패드는 실제로 연결되어 있어, 이 핀을 통해 특이 신호 관측이 가능할 수 있음

다이 내 패드의 핀 매핑

  • 기존 DIP 구조와 달리 핀 그리드 배열(PGA)의 경우 핀·패드 매핑이 불분명
  • CT 데이터 분석을 통해 다이의 각 패드와 외부 핀의 연결 관계를 추적함
  • 이 정보는 외부에 거의 공개되지 않았던 내용임

인텔 패키징의 역사와 변화

  • 초기 인텔 프로세서는 핀 수 제한과 소형 패키지로 성능 제약이 있었음
  • 386부터는 132핀 세라믹 패키지를 통해 확장성·성능·발열 성능을 개선함
  • 그러나 세라믹 패키지 가격이 다이 가격을 넘어서면서 싸고 대량 생산이 쉬운 플라스틱 패키지(PQFP) 버전도 도입됨
  • 최신 프로세서는 2049개 납볼(BGA) 이나 7529 접점(LGA) 등으로 연결 수가 폭증함

결론

  • 386 패키지는 표면적으로 단순해 보이지만, 전기도금 접점, 6층 배선, 이중 전원 네트워크 등 상당히 복잡한 기술이 적용됨
  • 현대 프로세서 패키지 내부에는 이보다 더 많은 숨겨진 구조와 기술적 비밀이 존재함
▲
GN⁺ 3일전  [-]
Hacker News 의견

  • 예전 생각이 많이 나는 경험임, 나는 CAD, FEA, 실험 테스트를 활용하여 패키지의 열-기계적 반복 피로 특성을 분석한 적이 있음, 결과적으로는 대부분의 경우 큰 문제는 아니라는 것을 밝혀냄, 그래도 박물관에서 옛날 PC를 매일 전원 on/off 하는 건 추천하지 않음

    • VLSI에서 생존성/내구성 테스트가 어떻게 이뤄지는지 모르겠음, 실험 테스트는 어떤 방식으로 했는지 궁금함, 예를 들어 Pentium 5 시기의 Xeon(Jayhawk)에서 샘플을 어떻게 만들었는지, 그리고 Intel이 어떻게 열 문제를 인식했는지 궁금함
    • 박물관에서 전체 PC를 24/7로 돌리기보다는, 쿨러 대신 일정 온도를 유지하는 온도제어장치를 통해 칩 표면만 따뜻하게 하는 게 비용 면에서 나은 옵션 아닐지 생각이 듦

  • 나는 CT 스캐닝에 대한 궁금증을 위해 이 글을 썼음 :-)

    • 이건 CT 스캐닝 이야기는 아니고 칩 그 자체에 대한 질문임, 본드 와이어가 공기 중에 노출된 셈인데, 떨어뜨리면 본드 와이어가 움직여 쇼트가 일어날 수도 있다는 뜻인지 궁금함, 질문에 고마움을 전함
    • 진짜 궁금해서 묻는 건데, 내 러시아 지역에서는 웹사이트가 접속이 안 됨, 액세스가 제한된 건지 내 ISP 문제인지 궁금함, 누군가 내 인텔 레거시 CPU 공부를 방해하고 있음, 작업에 대한 팬심을 전함
    • 의료 분야에서 CT를 공부하고 있는 학생임, 어떤 kVp/mAs 값을 사용하며, 의료 CT에서 자주 나오는 아티팩트는 어떻게 피하는지 궁금함
    • 연결된 것처럼 보이는 핀들이 의도적으로 끊어진 건지 궁금함, 즉, 생산 과정에서 처음에는 연결되어 있다가 특정 신호로 단절한 것이 아닌지 추측함
    • CPU가 이 과정에서 파괴되는지, 아니면 이번 샘플의 경우 재조립을 했는지 궁금함

  • kens - 아마도 핀 배열은 마더보드 상의 트레이스 설계를 쉽게 하려고 정한 것 같음, 정말 그랬는지 궁금함

  • 누군가가 하이브리드 패키징에 대한 정보를 공개해줘서 기쁨, 이런 범용적인 백그라운드 정보가 신규 엔지니어들에게 굉장히 큰 도움이 됨, 이 와이어링은 예전의 군용 하이브리드보다 덜 복잡함, 6 레이어라지만 하나의 모놀리식만 있음

  • 1989년쯤 컴퓨터 박람회에 갔었음, 아버지가 386 DX 25MHz, 4MB 램, 40MB 하드가 달린 PC를 사주셨음, 내가 쓰던 Tandy 286 16MHz보다 엄청난 업그레이드였음, 25MHz는 당시에 약간 유명세가 있던 모델이었고, 33MHz 모델이 정말 대박이었지만 가격이 많이 나갔음, 컴퓨터 박람회는 신나는 경험이었음

    • 89년 기준으로도 정말 빠른 사양임, 나는 90년대 초에 50MHz, 8MB 램이 달린 Gateway를 처음 접했음, MS Paint와 MS Word만으로도 동생과 같이 이야기와 그림을 만들며 신나게 놀았음, 그리고 MS DOS, QBasic을 알게 되어 지금 이렇게 해커뉴스에 댓글을 달고 있는 중임
    • 내 첫 PC는 아버지가 AMD 386DX40으로 1991년에 맞춰주셨음, 그 PC와 그리고 그보다 1년 일찍 사주신 Spectrum +3는 모두 좋은 추억임

  • 16핀에 집착하는 과거의 고집과 더 많은 핀 사용을 꺼리던 일화가 정말 인상적임, 이후에 성공한 회사들도 예전부터 항상 옳은 결정을 내린 건 아니라는 점이 흥미로움, 엉뚱하고 해로운 가정이 있었지만 결국 합리성이 승리하도록 바뀌었다는 점이 핵심임

    • 당시 미국에서 패키징 비용이 정말 비쌌다는 점도 참고해야 함, Asianometry 영상 중 일본 사업가가 70년대쯤 텍사스에 가서 리드프레임이 매우 비싸다는 걸 체험하고 일본에서 저렴하게 생산해 해외에 보내는 경험을 언급했던 게 기억남, 아쉽게도 그 특정 에피소드는 다시 못 찾고 있음

  • “Signals” 레이어 2 CT 이미지는 “Intel Inside” 로고 배경으로 쓰였으면 그 시대의 미학이 잘 느껴졌을 것 같음, 이런 kens의 작업에서 추상적인 질문을 풀다 우연히 아름다운 구조를 발견하는 것이 최고임, 작업에 감사함

  • 이 옛날 세라믹 패키지는 내 생각에 칩 디자인 미학의 정점임

  • 386에서 “NC”(No Connect)라고 표기된 핀 8개를 Cyrix 486DLC가 7개나 활용했다는 점은 흥미로움
    A20M#(F13): 메인보드 지원 시 전체 램을 L1 캐시 가능, 처음 64KB를 제외하지 않아도 됨
    FLUSH#(E13): 플러시 L1을 위한 해킹 없이도 메인보드 지원 시 사용, 예전엔 이 해킹(BARB 모드)이 똑똑해 보였으나 모두가 Sound Blaster로 DMA 하면서 캐시가 게임 중 계속 무효 처리됨
    RPLSET(C6), RPLVAl(C7): L1 캐시 상태 디버그 용도
    SUSP#(A4), SUSPA#(B4): 서스펜드 지원, INT/NMI로 웨이크업됨, 노트북에 좋음
    놀랍게도 No Connect 중 하나(B12)는 실제로 본드 와이어가 붙어 있고, Cyrix는 해당 핀을 KEN# 입력(L1 캐시 활성화)을 위해 사용함, 인텔 CPU의 단 한 개 NC 핀이 실제로 출력인데 Cyrix는 이를 캐시 활성화를 위해 Low로 드라이브하게 설계함

  • A0, A1 주소핀은 어디에 있는지 궁금함

    • 386은 32비트 프로세서로 주소가 32비트 워드를 지정함, 그래서 A0, A1 주소비트가 필요하지 않음, 대신 1바이트나 16비트 워드를 읽고 싶을 땐 4개의 Byte Enable 핀(BE0#~BE3#)이 전송되는 바이트를 지정함, 하지만 이 구조도 깔끔하지는 않음, 데이터 버스의 하위 16비트가 사용되지 않으면 상위 16비트를 하위 16비트에 복제해서 16비트 버스가 더 효율적으로 사용되도록 만들어 놓은 구조임
답변달기