- 반도체는 트랜지스터당 비용을 극단적으로 낮췄지만, 이를 만드는 Fab 건설비는 100억~200억 달러 이상으로 커져 AI·모바일·컴퓨팅 공급망의 병목이 됨
- 칩 제조는 실리콘 웨이퍼 위에 층 형성, 패터닝, 도핑, 열처리를 반복해 FEOL 소자와 BEOL 금속 배선을 쌓는 방식이며, 선단 공정은 80개 이상 마스크와 수천 개 단계를 요구할 수 있음
- 현대 Fab은 클린룸, 서브 Fab, 인터스티셜 공간, 외부 지원 설비가 맞물린 거대 시스템으로, 입자·진동·전력·가스·초순수까지 동시에 통제해야 함
- 새 Fab 비용의 70~80%는 공정 장비가 차지하며, ASML EUV 같은 리소그래피 장비는 대당 수억 달러 수준이고 리소그래피만 전체 비용의 약 20%로 추정됨
- 공정 노드가 진보할수록 장비 가격, 마스크 수, 자동화 요구가 함께 늘어나며, 이 부담은 선단 제조를 TSMC, Samsung, Intel 같은 소수 기업과 fabless-foundry 구조로 집중시킴
트랜지스터는 싸졌지만 Fab은 비싸짐
- 반도체는 PC, 인터넷, 모바일폰, AI 발전의 기반이 됐고, GPU는 대규모 행렬 연산으로 AI 기술 진전에 중요한 역할을 함
- Moore’s Law에 따라 트랜지스터는 작아지고 저렴해짐
- 1954년 TR-1 트랜지스터 라디오는 트랜지스터 4개를 사용했고, 개당 가격은 2.50달러, 2024년 기준 29.03달러였음
- AMD Ryzen 9 7950X3D는 99억 개 트랜지스터를 포함하고 650달러에 판매되어, 트랜지스터당 약 0.000000066달러 수준임
- 1950년대 이후 트랜지스터 비용은 약 3억 분의 1로 감소함
- 제조 시설 비용은 반대로 급등함
- 1960년대 말~1970년대 초 Fab은 약 400만 달러, 2024년 기준 약 3,100만 달러 규모였음
- 현대 Fab은 100억~200억 달러 이상이 될 수 있음
- Intel의 Arizona Fab 2개는 각각 150억 달러, Samsung의 Taylor, Texas Fab은 250억 달러로 예상됨
- Moore’s Second Law 또는 Rock’s Law는 반도체 Fab 비용이 4년마다 두 배가 된다는 관찰을 담고 있음
- 현대 칩 구조는 약 50nm 폭으로, 사람 머리카락 폭의 약 1/2000 수준임
- 재료는 몇 원자 두께의 층으로 배치됨
- 먼지 한 알, 전압의 미세한 변동, 작은 오염도 생산 실패로 이어질 수 있음
- 이 조건을 실험실이 아니라 매년 수억 개 칩을 생산하는 공장에서 유지해야 함
칩은 FEOL과 BEOL 층을 쌓아 만듦
- 컴퓨터 칩은 여러 층으로 구성된 구조물임
- 하단의 FEOL(front end of line) 영역에는 트랜지스터, 커패시터, 저항, 다이오드 같은 실리콘 기반 소자가 있음
- 상단의 BEOL(back end of line) 영역에는 소자들을 연결하는 미세 금속 배선층이 놓임
- Intel의 현재 공정은 금속 배선층 15개로 구성됨
- 서로 다른 층은 절연체인 유전체로 분리됨
- 층 사이 연결은 via라는 구멍을 통해 이뤄짐
- 칩은 고순도 실리콘 웨이퍼 위에 재료를 더하고, 일부를 제거하고, 다시 재료를 추가하거나 수정하는 과정을 반복해 만들어짐
- 이 제조 방식은 1959년 Fairchild Semiconductor의 Jean Hoerni가 발명한 평면 공정(planar process) 이며, 집적회로와 현대 컴퓨터 기술을 가능하게 함
네 가지 핵심 공정
-
층 형성
- 층 형성(layering) 은 웨이퍼 표면에 매우 얇은 재료층을 추가하는 공정임
- 층 두께는 1nm 이하, 사람 머리카락 두께의 1/100,000 수준까지 얇아질 수 있음
- 절연체, 도체, 반도체 재료가 공정 단계에 따라 사용됨
- 주요 방법에는 열산화, 화학기상증착(CVD), 스퍼터링이 있음
- 현대 원자층 증착은 원자 한 층씩 쌓을 수 있을 정도의 정밀도를 제공함
-
패터닝
- 패터닝(patterning) 은 웨이퍼 위에 특정 패턴을 새기고 필요한 부분의 재료를 선택적으로 제거하는 공정임
- 현대 반도체는 포토리소그래피를 사용함
- 웨이퍼에 감광재인 photoresist를 바르고, 패턴이 새겨진 mask를 통해 특정 파장의 빛을 비춤
- stepper 또는 scanner가 mask를 웨이퍼 위에서 이동시키며 수백 개 칩 영역을 노광함
- 노광 뒤 photoresist를 현상하고, 습식 또는 건식 식각으로 노출된 재료를 제거함
- 습식 식각은 불산 같은 액체 화학물질을, 건식 식각은 플라즈마화된 불소 같은 가스를 사용함
-
도핑
- 도핑(doping) 은 반도체 재료에 극소량의 불순물을 넣어 전기 전도성을 바꾸는 공정임
- 실리콘에 인이나 비소 같은 V족 원소를 넣으면 자유 전자가 많은 n형 반도체가 만들어짐
- 붕소 같은 III족 원소를 넣으면 정공이 많은 p형 반도체가 만들어짐
- p형과 n형 실리콘을 적절히 배치하면 트랜지스터 같은 소자를 만들 수 있음
- 초기에는 확산 방식이 주로 쓰였지만, 오늘날 도핑은 주로 이온 주입으로 수행됨
-
열처리
- 열처리는 웨이퍼를 가열하거나 냉각해 원하는 재료 특성을 얻는 공정임
- 이온 주입은 실리콘 결정 구조에 손상을 만들며, 급속 열 어닐링으로 이를 복구함
- 열 램프가 수 초 안에 웨이퍼를 1,000도 이상으로 가열한 뒤 천천히 냉각하면서 결정 구조를 회복시킴
- 리소그래피에서도 액체 photoresist를 굽고 경화하는 데 열이 쓰임
보조 공정이 복잡도를 키움
- CMP(chemical mechanical polishing) 는 여러 층을 쌓는 과정에서 누적되는 표면 높이 차이를 줄이기 위해 웨이퍼 표면을 평탄화함
- 식각으로 만든 구멍을 재료로 채운 뒤, 위쪽 재료를 연마해 제거할 때도 사용됨
- 세정은 미세 입자로 인한 칩 불량을 막기 위해 반복됨
- 현대 Fab에서 웨이퍼는 생산 중 200회 이상 세정될 수 있음
- 용매와 초순수가 사용됨
- 계측(metrology) 은 공정 중 여러 지점에서 웨이퍼를 측정해 제조 실수나 결함을 확인함
- 초기 집적회로는 5~10개 mask와 수십 개 공정 단계로 만들 수 있었지만, 현대 선단 칩은 80개 이상 mask와 수천 개 개별 공정 단계를 요구할 수 있음
- 공정이 끝난 웨이퍼는 조립과 패키징 단계로 이동함
- 웨이퍼를 개별 칩으로 자름
- 칩을 배선이나 다른 칩에 연결함
- 보호 코팅으로 감쌈
- 패키징은 Fab 내부 또는 별도 시설에서 수행될 수 있음
나노미터 제조에는 극단적인 통제가 필요함
- 일반 제조에는 일정 수준의 허용오차가 있지만, 반도체 제조에서는 허용오차가 거의 사라짐
- 몇 nm 크기의 트랜지스터를 만들려면 기존 제조보다 수십만 배 높은 정확도가 필요함
- 미세 입자 하나가 연결을 단락시켜 칩 전체를 망가뜨릴 수 있고, 원자 몇 개가 잘못된 위치에 있어도 공정 단계가 실패할 수 있음
- Bell Labs의 1940년대 반도체 연구에서는 연구자가 구리 문손잡이를 만진 뒤 손으로 옮긴 극소량의 구리 원자가 재료를 망치는 원인으로 확인된 사례가 있음
- Intel은 작은 장비 변경도 새 Fab의 수율을 몇 달 또는 몇 년 동안 낮출 수 있음을 발견함
- 이를 막기 위해 Copy EXACTLY! 프로세스를 도입함
- 새 Fab은 기존 Fab과 가능한 한 동일하게 만들었고, 벽 페인트의 색과 브랜드까지 맞췄음
현대 Fab의 기본 구조
- 현대 반도체 Fab은 일반적으로 네 수준으로 구성됨
- 공정이 실제로 이뤄지는 클린룸
- 클린룸 아래의 서브 Fab
- 클린룸 위에서 공기를 재순환시키는 팬과 필터가 있는 인터스티셜 공간
- 외부 지원 설비
- 클린룸에는 ASML EUV 리소그래피 장비, 화학기상증착 장비, 이온 주입기, 세정·식각용 wet bench 같은 공정 장비가 배치됨
- 장비 제조사는 ASML, Lam Research, Applied Materials, Tokyo Electron 같은 소수 전문 기업으로 구성됨
- 주요 공정 장비는 500만~1,000만 달러 수준일 수 있고, 일부는 1억 달러를 넘음
- ASML의 최첨단 포토리소그래피 장비는 거의 4억 달러에 달함
- 현대 로직 Fab은 월 4만~5만 장 웨이퍼를 생산할 수 있고, 메모리 Fab은 월 12만 장까지 생산할 수 있음
- 이런 생산량을 위해 1,000대 이상의 공정 장비가 필요할 수 있음
클린룸과 자동 물류
- 반도체 Fab은 보통 Class 10 또는 Class 100 클린룸으로 지어짐
- 공기 1ft³당 0.5마이크론 이상 입자가 최대 10개 또는 100개만 허용됨
- 일반 주택은 1ft³당 약 50만 개 입자가 있음
- 수술실은 약 10만 개 수준임
- 클린룸 천장의 HEPA 또는 ULPA 필터가 공기를 아래로 밀어 넣고, 바닥을 통해 서브 Fab으로 회수한 뒤 다시 순환시킴
- 클린룸은 외부보다 양압을 유지해 외부 입자 유입을 막음
- 공기 교체는 시간당 수백 회 이뤄지며, 일반 사무실의 시간당 5~10회보다 훨씬 많음
- 대형 Fab의 클린룸은 50만~100만 ft² 이상일 수 있어 HVAC 시스템도 거대해짐
- 제조사는 클린룸 전체를 극단적으로 깨끗하게 만드는 대신 웨이퍼 주변을 더 강하게 격리함
- 웨이퍼는 FOUP(front opening unified pod) 이라는 밀폐 포드로 이동함
- 공정 장비 자체도 밀폐된 미니 환경을 형성함
- 한 TSMC Fab은 Class 100 클린룸 안에서 웨이퍼를 Class 0.1 미니 환경에서 다룸
- FOUP은 천장 레일 기반 자동 물류 시스템으로 공정 장비 사이를 이동함
- 일부 기존 Fab은 바닥 기반 자동 유도 차량을 사용함
- 웨이퍼 하나가 전체 공정을 통과하는 데 수개월이 걸릴 수 있음
- 어느 시점이든 수만 장 웨이퍼가 생산 공정의 여러 단계에 있음
- 웨이퍼는 공정 중 여러 마일을 이동할 수 있음
- 보관 중인 FOUP은 오염 방지를 위해 질소로 퍼지될 수 있음
진동, 전자기, 전력까지 통제하는 공장
- 공정 장비는 진동에 매우 민감하며, 큰 소음도 제조 공정에 부정적 영향을 줄 수 있음
- Fab은 공항, 철도, 혼잡한 고속도로 같은 외부 진동원에서 떨어진 곳에 지어지는 것이 일반적임
- 한 사례에서는 Fab 건물에서 400ft 떨어진 배기구가 클린룸 바닥의 허용 불가능한 진동 원인이었음
- Fab은 일반 건물보다 100배의 기계적 에너지와 50배의 공기 흐름을 흡수하면서도, 사람이 감지할 수 있는 수준보다 여러 자릿수 낮은 진동을 유지해야 함
- 클린룸 바닥은 보통 2~4ft 두께의 깊은 콘크리트 와플 슬래브로 지어짐
- 조밀한 기둥으로 지지해 강성을 높임
- 그 위에 배관과 케이블을 위한 금속 이중 바닥을 설치함
- 공정 장비는 작업자의 발걸음 진동을 피하기 위해 별도 받침대에 놓일 수 있음
- 리소그래피 장비처럼 민감한 장비는 능동 진동 감쇠 장치를 요구할 수 있음
- 지진 활동이 있는 지역에서는 지진 댐퍼나 특수 기초로 건물을 주변 토양과 분리하는 방식이 사용될 수 있음
- 다른 간섭원도 제어 대상임
- 리소그래피 영역은 photoresist 노광을 막기 위해 특수 노란 조명을 사용함
- 정전기 축적을 막기 위해 대전 방지 재료가 사용됨
- 전자기 간섭을 줄이기 위해 장비 차폐와 EMF 원천 최소화가 필요함
- 정전 대비용 예비 발전기와 무정전 전원장치가 사용됨
- 온도와 습도는 좁은 범위 안에서 유지돼야 함
- 보안 목적의 RF 차폐가 설계될 수 있음
서브 Fab과 유틸리티 설비
- 서브 Fab은 클린룸 아래에서 공정 장비를 지원하는 설비층임
- EUV 리소그래피 장비는 클린룸의 장비 본체 외에도 아래층에 CO₂ 레이저와 진공 펌프가 필요함
- 이온 주입기와 스퍼터링 장비도 진공을 요구하며, 대형 Fab은 수천 개 진공 펌프를 가질 수 있음
- Fab은 다양한 고순도 화학물질과 가스를 사용함
- 질소는 FOUP과 공정 장비 퍼지·세정에 사용됨
- 산소는 산화로와 저감 장비에 사용됨
- 아르곤은 플라즈마 반응에 사용됨
- 수소는 EUV 장비 세정에 사용됨
- 일부 화학물질은 99.9999999% 순도를 요구함
- 배관은 매우 크고 복잡하며, 일부 배관은 지름 10ft에 이를 수 있음
- 독성·위험 물질은 특수 취급이 필요함
- 포스핀과 아르신은 도핑에 쓰이는 고독성 물질임
- 실레인은 일부 CVD 공정에서 사용되며 공기와 접촉하면 자연 발화할 수 있음
- CVD 챔버 세정에 쓰이는 삼불화염소는 젖은 모래도 태울 수 있을 정도로 반응성이 큼
- 배기가스 처리를 위해 여러 별도 배기 시스템이 필요함
- 부산물, 특히 암모니아가 서로 반응하지 않도록 분리함
- 저감 장비와 스크러버가 유해 물질을 제거함
- 서브 Fab에는 전기함, 변압기, 팬, 공조기, 칠러, RF 발생기, 열교환기 등도 배치됨
- 배관과 장비도 일반 제조보다 훨씬 엄격한 기준을 요구함
- 스테인리스와 테플론 코팅이 사용됨
- 배관 내부는 입자 방출과 오염물 축적을 줄이기 위해 전해연마됨
- 누출과 오염을 줄이기 위해 orbital welding이 사용됨
- 장비와 재료는 클린룸에서 제조되고 플라스틱 백으로 이중 포장돼 현장으로 운송될 수 있음
물, 가스, 전력, 건설 규모
- 대형 공정 장비를 클린룸으로 옮기려면 수만 파운드를 들어 올릴 수 있는 산업용 엘리베이터가 필요함
- 대형 로직 Fab은 시간당 5만 m³의 질소를 사용할 수 있어, 질소·산소·아르곤을 생산하는 공기 분리 설비를 현장에 둘 수 있음
- 웨이퍼 세정과 CMP에는 많은 양의 초순수가 필요함
- 대형 Fab은 하루 수백만 갤런의 초순수를 사용할 수 있음
- 이는 5만 명 규모 도시가 쓰는 물과 비슷한 수준임
- 초순수 생산에는 별도 전문 설비가 필요함
- 대형 Fab은 약 100MW 전력을 요구할 수 있으며, 이는 대형 원자로 용량의 10% 수준임
- 전력과 물 공급을 지역 유틸리티가 보장하지 못해 Fab이 취소되거나 이전된 사례가 있음
- 공정 조건 유지를 위해 입자 수준, 압력, 불순물 수준 등을 모니터링하는 센서가 수만 개 사용됨
- 대형 Fab은 수십만 ft²의 클린룸과 수백 에이커 부지를 가질 수 있음
- 건설에는 수만 톤의 구조용 강재와 수십만 yd³의 콘크리트가 필요함
- Intel은 자사 Fab이 Burj Khalifa의 두 배 콘크리트와 Eiffel Tower의 다섯 배 금속을 사용한다고 밝힘
- 건설에는 특수 교육을 받은 수천 명의 인력이 필요함
- Intel의 Magdeburg Fab은 피크 시점에 9,300명 이상을 요구할 것으로 예상됨
- TSMC의 Arizona Fab은 12,000명을 사용함
- 작업자는 clean construction 프로토콜을 따라야 함
- 용접 연기를 제거하는 장비를 사용함
- 현장에서 절단한 부위 가장자리를 에폭시 페인트로 칠해 입자 방출을 막는 방식이 쓰인 사례가 있음
- 배관과 기계 장비는 현장 밖에서 사전 제작 후 설치될 수 있음
장비 설치와 수율 램프업
- 클린룸에서 양압을 유지할 수 있는 단계인 blow down에 도달하면 공정 장비 설치가 시작됨
- 장비는 여러 조각으로 도착해 장기간 조심스럽게 조립될 수 있음
- ASML의 고급 EUV 장비는 40개 화물 컨테이너, 20대 트럭, 3대 화물기로 운송됨
- 공정 장비는 매우 민감해 떨어뜨리거나 부딪히면 지연과 수백만 달러 수리비가 발생할 수 있음
- 장비 설치 후 Fab이 허용 가능한 공정 수율에 도달하기까지 6개월~1년의 램프업이 걸릴 수 있음
- Fab은 규모와 복잡도에도 평균 2~4년 정도에 지어짐
- 미국에서는 Fab 건설이 다른 지역보다 느리고 비싼 편임
- 미국 Fab 건설 기간은 1990년대 평균 650일 조금 넘는 수준에서 2010년대 평균 900일 이상으로 늘어남
- 아시아 국가는 약 600~700일 수준임
- 엄격해진 환경 심사 절차가 일부 원인으로 꼽힘
- 미국 Fab은 Intel 기준 30% 더 비싸고, TSMC 기준 최대 4배 더 비쌀 수 있음
- 4배 비용은 시설만 가리킬 가능성이 있으며, 이 경우 총 Fab 비용은 약 60~90% 더 높아짐
비용 구조는 장비 중심으로 바뀜
- 새 Fab 비용의 70~80%는 공정 장비가 차지함
- 기존 Fab을 더 선진 공정 노드로 업그레이드하는 비용도 완전히 새 Fab을 짓는 비용의 상당 부분이 될 수 있음
- 1980년대 중반 DRAM Fab은 시설 비용과 장비 비용이 대략 비슷했지만, 1990년대 말에는 장비가 비용의 대부분을 차지함
- 시설 건설비는 구조체, 마감, 부지 작업, 서비스·기계 시스템 같은 항목으로 나뉨
- Fab은 단독주택과 달리 기계·전기·서비스 비중이 매우 큼
- 초순수 설비, 다중 배기 시스템, 대형 HVAC 때문에 서비스 항목이 새 Fab 시설비의 약 2/3를 차지함
- 단독주택에서는 이 비중이 20% 미만임
- 장비 비용 중 가장 큰 항목은 보통 리소그래피 장비임
- 그다음은 증착 장비, 세정·식각 장비임
- 리소그래피 장비는 새 Fab 비용의 약 20%로 추정됨
- 이는 리소그래피 장비 비용이 Fab 시설 전체 비용과 맞먹을 수 있음을 뜻함
공정 노드가 바뀔 때마다 비용이 증가함
- 현대 반도체 Fab은 새 공정 노드마다 Fab 비용이 약 30% 증가함
- 첫 번째 비용 동인은 더 비싼 장비임
- ASML EUV 리소그래피 장비는 대체한 DUV 장비보다 훨씬 비쌈
- 두 번째 비용 동인은 더 많은 mask와 공정 단계임
- 트랜지스터가 작아질수록 금속 배선층이 늘어남
- FinFET은 이전의 단순한 트랜지스터보다 더 많은 층 형성 단계를 요구함
- EUV는 한때 이 추세를 반대로 만들기도 했음
- 이전에는 두 개 이상 mask가 필요했던 작업을 하나의 mask로 수행할 수 있게 해 공정 단계를 줄였음
- 제조 단계가 두 배인 제품을 같은 생산량으로 만들려면 장비도 두 배 필요함
- 웨이퍼 크기 증가도 비용을 높임
- 1970년대에는 50mm 웨이퍼가 사용됐음
- 오늘날 선단 Fab은 300mm 웨이퍼를 사용함
- 450mm 전환은 계획됐지만 실행되지 않음
- 300mm 웨이퍼 전환은 자동 물류 장비 사용을 크게 늘렸음
- FOUP에 담긴 웨이퍼가 너무 무거워 사람이 직접 운반하기 어려웠기 때문임
- 자동 물류는 더 큰 구조와 더 높은 클린룸 천장을 요구함
Fabless-foundry 구조로 산업이 재편됨
- Fab이 저렴하던 시기에는 칩 생산자가 자체 Fab을 보유할 수 있었음
- Fab 비용이 상승하면서 선단 제조 시설을 운영하는 부담이 커졌고, 비용을 분산할 만큼 큰 생산량을 가진 제조사가 줄어듦
- 150mm 웨이퍼 Fab의 효율적 규모는 월 약 1만 장이지만, 300mm 로직 웨이퍼 Fab은 월 4만 장으로 증가함
- 메모리 웨이퍼 Fab은 월 12만 장 규모로 더 큼
- 현재 선단 노드를 운영하려는 기업은 TSMC, Samsung, Intel 같은 소수에 그침
- Apple과 Nvidia 같은 기업은 칩을 설계하고, TSMC 같은 foundry가 제조하는 fabless 모델이 확산됨
- Foundry는 여러 칩 회사의 주문을 모아 선단 Fab을 감당할 규모를 확보함
Fab은 원자 수준 대량생산 시설임
- 현대 gigafab은 매년 수억 개 칩을 생산하고, 각 칩은 수십억 개 트랜지스터를 포함함
- 반도체 생산은 원자 수준에서 막대한 양의 물질을 24시간 365일 반복적이고 신뢰성 있게 조작해야 함
- Fab 비용은 대량생산 공장의 규모와 거의 상상하기 어려운 정밀도가 만나는 지점에서 발생함