- Stealth 모드에서 나와서 세계 최초의 ChipMaker 플랫폼에 대한 얼리 억세스를 발표
- 수십억 개의 새로운 실리콘 제품을 가능하게 하는 3D Chiplet Composability
- 완전 자동화된 No-Code Chiplet 기반 칩 설계
- 제로 인스톨 인터랙티브 RTL 기반 칩 에뮬레이션
- 칩 개발 비용 100배 절감을 위한 로드맵
- ChipMaker 플랫폼
- 전통적인 칩 설계 비용은 1억 달러가 넘고 전문가 팀이 개념에서 생산까지 2~3년이 걸림
- 칩렛 기반 설계는 재사용 가능하고 검증된 칩렛 내에 회로 설계의 모든 복잡성을 숨김으로써 맞춤형 ASIC의 시간 및 비용 문제에 대한 강력한 솔루션을 제공
- 칩렛 카탈로그에서 더 나아가 시스템 인 패키지의 자동화된 설계, 검증 및 조립을 가능하게 하는 플랫폼을 생성함으로써 한 단계 더 발전 시킴
- 웹 기반 툴에서 클라우드 FPGA를 사용하여 맞춤형 SoC에서 각 칩렛의 RTL 소스 코드를 구현함으로써 실제 장치를 주문하기 전에 맞춤형 설계를 빠르고 정확하게 테스트해 볼 수 있음
- eFabric Active Interposer
- 기존 2D/2.5D 칩렛 설계 접근 방식은 근본적으로 Shoreline 대역폭, 배선 거리 및 유연성이 제한
- 이러한 문제를 해결하기 위해 die-to-die 통신 효율성과 Composability를 개선하는 액티브 그리드형 3D 인터포저인 eFabric을 개발
- eFabric은 3D 부착형 eBrick 칩렛을 사용하여 매우 중요한 프로세싱 블록의 통합과 2D 부착형 UCIe 기반 ioBrick 칩렛을 사용하여 오프 패키지 IO 기능의 통합을 지원
- eFabric 아키텍처는 전례 없는 칩렛 기반 성능 수준과 유연성을 제공:
- 수십억 개의 고유한 시스템 인 패키지 어셈블리 옵션
- 512Gb/s/mm 온패브릭 바이섹션 대역폭
- 128Gb/s/mm 칩렛 2D 대역폭
- 128Gb/s/mm2 칩렛 3D 대역폭
- <0.1pJ/비트 3D 인터커넥트 에너지 효율
- eBrick 3D Chiplets
- 플러그 앤 플레이 칩렛 컴포저빌리티를 구현하기 위해 완전한 전기 및 기계 3D 칩렛 표준 사양을 작성
- 이러한 표준의 효과는 eBricks라고 하는 상호 운용 가능한 2mm x 2mm 칩렛의 설계를 통해 입증:
- 쿼드 코어 RISC-V Linux 지원 듀얼 이슈 프로세서
- 5K LUT 임베디드 FPGA
- 3MB SRAM -3 TOPS 머신 러닝 가속기
- Target Markets and Availability
- Zero ASIC의 컴포저블 칩렛 ASIC은 로봇 공학, 자동차 안전, 항공 우주 및 방위, 5G/6G 통신, 테스트 및 측정, 소프트웨어 정의 무선, 스마트 제조, 의료 진단, 고성능 컴퓨팅 등 다양한 에너지 및 공급망이 까다로운 애플리케이션에 이상적으로 적합
- ChipMaker 설계 및 에뮬레이션 플랫폼은 zeroasic.com 에서 즉시 액세스 가능