TSMC, 백사이드 전력 공급을 도입한 1.6nm 공정

TSMC의 1.6nm 공정은 2026년까지 트랜지스터 밀도 230 MTr/mm2 수준에 도달할 것으로 보임. 현재 TSMC는 197 MTr/mm2로 Samsung(150 MTr/mm2)과 Intel(123 MTr/mm2)보다 크게 앞서 있음.
nm 단위 측정은 마케팅에 의해 주도되고 있어서 그 의미가 불분명해지고 있음.
TSMC의 이번 발표는 인텔의 2026년 18A 공정에 대한 대응으로 보임.
Backside Power Delivery:
- CPU에 전력을 공급하는 방식의 변화를 의미함.
- 기존에는 CPU 아래쪽의 핀을 통해 전력을 공급했으나, 새로운 방식은 히트싱크가 있는 CPU 위쪽으로 전력을 공급하는 것으로 추측됨.
TSMC의 A16 공정이 2027년인 반면, 인텔 18A는 2026년부터 본격 가동 예정이라 TSMC에게 불리할 수 있음. 이는 팹리스 기업들이 인텔의 파운드리 서비스를 시도할 수 있는 기회가 될 수 있음.
관련 주제로 Chip War라는 책을 추천함. 사실에 기반한 서술이 압축적으로 잘 담겨있다고 함.
같은 N2 복잡도/속도에서 15~20% 전력 소모 감소가 이번 발표의 가장 인상적인 부분으로 보임.
애플 제품에는 이번 성탄절 즈음 적용되고, 다른 업체 제품은 10년 후반에나 적용될 듯함.
PCB의 뒷면을 이제야 사용하는 것처럼, 반도체에서도 Backside를 활용하게 된 점이 흥미로움.